⑩日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A) 平3-9549

®Int. Cl. ⁵ H 01 L 21/8 識別記号

庁内整理番号

❸公開 平成3年(1991)1月17日

H 01 L 21/82 G 11 C 11/41 17/00

Z 7131-5B

8225-5F H 01 L 21/82 8323-5B G 11 C 11/34

3 4 5

審査請求 未請求 請求項の数 11 (全6頁)

❷発明の名称 複合集積記憶装置

②符 頤 平2-124305

図出 願 平2(1990)5月16日

優先権主張 Ø1989年5月16日 匈米国(US) 3352,302

⑫発 明 者 ジヤスウインダー・エ アメリカ合衆国アリゾナ州メサ、イースト・エルムウッド

ス・ジャンデュー 5610

 アメリカ合衆国アリゾナ州メサ、イースト・エバーグリー

ン・ストリート5544

勿出 願 人 モトローラ・インコー

ポレーテッド

アメリカ合衆国イリノイ州シヤンバーグ、イースト・アル

ゴンクイン・ロード1303 ・

四代 理 人 弁理士 大貫 進介

外1名

明 細 晝

1. 発明の名称

複合集積記憶装置

- 2. 特許請求の範囲
- (1)モノリシック集積記憶装置であって:

アドレスを受収り複数の語線を発生する手段であり、如何なる任意の時刻にも前記語線のうち1、本のみを能動にする第1の手段:

前記第1の手段に結合し、ディジタル情報を格 納する複数のセルを有し、且つ前記複数の語線の 少くとも一つを受ける手段であり、前記セルの各 々がX ピッチおよび Y ピッチを有するところの第 2の手段:および

前記第2の手段とは異なる方式でディジタル情報を格納する複数のセルを有し、前記第1の手段に結合し、前記複数の語線の少くとも一つを受けるように構成され、且つ前記第2の手段に対して 隣接し且つ整合して配置されている第3の手段であり、前記セルの各々はメピッチおよびソピッチ を有し、前記第2の手段および第3の手段の前記 セルのソビッチは実質上等しいところの第3の手段:

から成るモノリシック集積記憶装置。

(2) 前記第1の手段に結合し、前記第3の手段に対して隣接し且つ整合して設置され、前記第2 および第3の手段とは異なる方式でディジタル情報を格納し、且つ複数のセルを有する手段であり、該セルの各々はメビッチおよびソビッチを有し、前記セルのソビッチは前記第1の手段の前記セルのソビッチと実質上等しいところの第4の手段:

をさらに備えている請求項1記載のモノリシック集積記憶装置。

(3) 前記第2の手段に結合している複数のデコーダーセルを備えており、該デコーダーセルの各々が前記第2の手段のセルの少くとも一つに結合した少くとも一つのピット線を有し、前記第2の手段のセルのメピッチに実質上等しいメピッチを有する第1の列デコーダー:および

前記第3の手段に結合している複数のデコーダ

ーセルを備えており、該デコーダーセルの各々が前記第3の手段のセルの少くとも一つに結合した少くとも一つのビット線を有し、前記第3の手段のセルの×ピッチに実質上等しい×ビッチを有する第2の列デコーダー:

をさらに備えている請求項2記載のモノリシック集積記憶装置。

(4) 前記第2および第3の手段に結合して該第 2および第3の手段に格納されているディジタル 情報を選択的に受収るマルチプレクサー:および 該マルチプレクサーに結合して選択されたディ ジタル情報を受取り、更に所要ディジタル情報を

選択する列デコーダー: をさらに備えている請求項2記載のモノリシッ

(5)モノリシック集積回路であって:

複数のデコーダーセルを備え、該デコーダーセルの各々がソビッチを有すると共に少くとも一つの語線を備えている行デコーダー:

該行デコーダーに結合し、且つ複数のRAMセ

ルを備えており、該RAMセルの各々が前記語線の少くとも一つにより選択され、前記RAMセルの各々がメピッチおよびソピッチを有しており、前記RAMセルは前記デコーダーセルと同じソピッチを有するように配置されているRAMアレイ:および

前記行デコーダーに結合され、前記RAMアレイの近傍に設置され、且つ複数のROMセルを備えており、該複数のROMセルは前記語線の少くとも一つにより選択され、前記ROMセルの各々はメビッチおよびソビッチを有しており、前記ROMセルはそのソビッチが前記RAMセルのソビッチと等しくなるように配置されているROMアレイ:

から成るモノリシック集積回路。

(6)前記行デコーダーに結合し、且つ複数のE PROMセルを備えており、該EPROMセルの 各々が前記語線の少くとも一つにより選択され、 前記EPROMセルがメピッチおよびソピッチを 有し、該ソピッチが前記デコーダーセルのソピッ

チに等しいFPROMアレイ:

ク集積記憶装置。

をさらに備えている請求項5記載のモノリシック集積回路。

(7) 前記ROMアレイは電気的に豊換え可能なメモリーアレイである請求項5記載のモノリシック集積回路。

(8) 複数のデコーダーセルを備えており、該デコーダーセルの各々が前記RAMセルの少くとも一つに結合した少くとも一つのピット線を有し、前記デコーダーセルが前記RAMセルのXピッチに実質上等しいXピッチを有するところの第1の列デコーダー:および

複数のデコーダーセルを備えており、該デコーダーセルの各々が前記ROMセルの少くとも一つに結合した少くとも一つのピット線を有し、前記デコーダーセルが前記ROMセルのメピッチに実質上等しいメピッチを有する第2の列デコーダー:

をさらに備えている請求項5記載のモノリシック集積回路。

(9)複数のデコーダーセルを備えており、該デ

コーダーセルの各々が前記EPROMセルの少くとも一つに結合した少くとも一つのビット線を有し、前記デコーダーセルが前記EPROMセルのメピッチに実質上等しいメピッチを有する第3の列デコーダー:

をさらに備えている請求項 6.記載のモノリシック集積回路。

(10)前記EPROMアレイはEEPROMアレイである請求項6記載のモノリシック集積回路。 (11)デコーダーならびに第1および第2のメモリーアレイを備え、前記デコーダーはソビッチを 有する複数のセルを備えており、前記第1および 第2のメモリーアレイはメビッチおよびソビッチ

の複合記憶装置の配置を行う方法であって: 最大面積を必要とするメモリーセルを有する第 1のメモリーアレイを配置する段階:

を有する複数のメモリーセルを備えているところ

前記第2のメモリーアレイのメモリーセルが最初に配置した第1のメモリーアレイのメモリーセルとソ方向のピッチが合うように第2のメモリー

アレイを配置する段階:

前記デコーダーのセルが、最初に配置した第1のメモリーアレイのメモリーセルと y方向にピッチが合うように、前記デコーダーを配置する段階: および

前記デコーダーを第1および第2のメモリーア レイに結合させる段階:

から成る方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、一般に記憶装置の分野に関するものである。更に詳細には、異なる種類の記憶装置、たとえば、ランダムアクセス記憶装置(RAM)、固定記憶装置(ROM)、電気的選込み可能ROM(EPROM)などの各アレイをピッチを整合させて組合せた複合記憶装置に関する。

(従来技術および解決すべき課題)

多数の電子回路、典型的にはマイクロコンピュ ータに基づく回路は、一時的にまたは持続的にディジタル情報を格納する必要があり、更に情報に

れらは典型的には、それぞれ、行デコーダーのソ ピッチおよび列デコーダーのメピッチに整合して いる。

容量が異なり形式の異なる記憶装置を必要とするASIC応用の場合、異なる記憶装置を同じクロックサイクルで(または非同期的に)アクセスする必要のないことが非常に多い。異なる形式の

迅速にアクセスしなければならない。更に、多くの電子回路は同じシステムに一時的および持続的の両格納装置を必要とすることが普通である。格納装置に必要なピットの数、したがってメモリーセルの数はシステムによってかなり変ることがある。必要な格納ピット数は大きくなることがあるから、所定の領域に対する記憶ピットの密度を増すことが有利である。

特定用途向け集積回路(ASIC)は、記憶装置の異なる組合せ、および異なる鼠の各種記憶装置をしばしば必要とする用途の一例である。記憶を設置を見ばしば必要とれぞれチップ上の別々の場所に設置され、それぞれが孤立の記憶装置になって設置され、それが孤立の記憶ないる。典型的に各記憶装置は、ソ他になって設立れてピットの復号を行う列デコーダーを備えたメーソアレイ状に配列されたメモリーを加から構成されている。各メモリーアレイのメモリーセルは各々メピッチおよびソピッチ(各セルのそれぞれ幅および高さ)を有しており、これで

記憶装置は個別にアクセスされ、通常そのアドレスされた内容を母線に載せる。事実、各メモリーアレイの行デコーダーまたは列デコーダーは冗長的であり、その上かなりな量の面積を必要とする。小さなメモリーセルを最大メモリーセルとピッチ整合するように設計したとすれば、行デコーダーおよび/または列デコーダーを共有させることができる。これは少量の小さなメモリーセルが存在するとき特に効率が良い。

ピッチを一旦決定すれば、これらパラメーターを 使用して他のピッチ整合記憶装置を迅速に配置す ることができる。

したがって、必要なのは、異なる種類の記憶装置、たとえば、ランダムアクセス記憶装置(RAM)、固定記憶装置(ROM)、電気的裏込み可能ROM(EPROM)などのアレイをピッチ整合して組合せた複合記憶装置である。

したがって、改良された記憶装置を提供するの が本発明の目的である。

本発明の他の目的は共通のデコーダーを共有する異なるメモリーアレイを備えた記憶装置を提供することである。

本発明の更に他の目的はピッチ整合したアレイ を有する複合記憶装置を提供することである。 (課題を解決するための手段)

本発明の上述および他の目的を達成するモノリシック集積記憶装置は、アドレスを受取り複数の 語線を発生するように結合された行デコーダーか ら構成され、如何なる任意の時刻にも前記語線の

うち 1 本のみを能動にする。行デコーダーは、複 数の、ただし異なるメモリーアレイの内礙大のメ モリーセルにピッチ整合している複数のデコーダ ーセルを備えている。ディジタル情報を格納する 第1のメモリーアレイは複数の語線の少くとも一 つを受収る行デコーダーに結合されており、第1 のメモリーアレイは複数のセルを有し、各セルが xピッチおよびyピッチを備えている。第1のメ モリーアレイと異なる方式でディジタル情報を格 納する第2のメモリーアレイは、行デコーダーに 枯合されており、第2のメモリーアレイは第1の メモリーアレイに対して隣接し且つ整合して配置 されている複数のセルを有し、各セルがXピッチ およびソビッチを備え、Xビッチは第1のメモリ -アレイのセルの×ピッチとは異なっている。前 記第1および第2のメモリーアレイのセルのyピ ッチは実質上等しい。

本発明の上述のおよび他の目的、特徴および利 点は添付図面と関連して行う以下の詳細な説明か ら一般食く理解されるであろう。

(実施例の説明)

第1図においてランダムアクセス記憶装置(R AM) セル1を固定記憶装置(ROM) セル2と 比較する。RAMセル1は内部に通常4乃至6個 のデバイスを備えているがROMセル2は通常1 個のデバイスを備えている。それ故、RAMセル 1は所定の技術についてROMセル2の約4倍の 面積を典型的には占有する。更に、RAMセル1 は語線および選択用の語線を必要とし、ピットお よびピットを出力する。ROMセル2は選択用語 ねだけを必要とし、単一ビットのみを出力する。 RAMセル1の幅をXピッチである距離Xで示し、 高さをソピッチである距離ソで示してある。同様 にROMセル2のXピッチおよびソピッチをそれ ぞれ×1およびy1で示してある。RAMセル1 はROMセル2よりかなり大きいが、ピッチyお よびY1はXピッチを大きくし、X1ピッチを小 さくすることにより等しくすることができる。更 にRAMセル1およびROMセル2の面積を更に 効率良く合わせるためにそれぞれの列デコーダー

で別の復号を行ってROMセル2内に2または4 ピットのROMを入れることも可能である。RA Mセル1およびROMセル2は単なる例示であり、 ピッチ整合はあらゆる形式のメモリーセルに適用 可能である。

第2図は、RAMアレイ4、ROMアレイ5、
および電気的割込み可能ROMアレイ6を組合せ
た部分配便装置3を示す。RAMアレイ4は複数
のRAMセル1を備えており、ROMアレイ5は
複数のROMセル2を備えており、EPROMアレイは複数のEPROMセル21を備えている。
アドレスパッファー7はアドレスを受取り、メモリーアレイ4、5、または6の一つからメモファークは、nビットを選択する。アドレスパッファーイは、n1ビットを有するのは17により行デコーダー8に接続されており、n1ビットを有すする
な18により列デコーダー11、列デコーダー
12、および列デコーダー13に接続されている。
アドレスパッファー7は母線17および18にアドレス信号用の別のドライブを発生する。行デコースには合きにより可能を表生する。行デリスにはいるのというで表生する。

ーダー8は複数のデコーダーセル19から構成されており、行デコーダー8は複数の語線9により RAMアレイ4、ROMアレイ5、およびEPR OMアレイ6に接続されている。

各デコーダーセル19はRAMセル1とソ方向にピッチ整合しており、RAMセル1は更にROMセル21とソ方向にピッチ整合している。RAMセル1、ROMセル2、およびEPROMセル21の×ピッチはウンチ整合していない。RAMアレイ4からのはピッチ整合していない。RAMアレイ4からのセット線25は列デコーダー11に接ダーセル22から構成されており、デコーダーセル22はRAMセル1と×方向に乗型的にピッチをとしている。同様にROMアレイは複数のピット線24により列デコーダー13に接続されている。

アドレスパッファー7が新しいアドレスを受収 ると、母線17および18に載っているアドレス

チプレクサー15および列デコーダー16が列デコーダー11、12、および13と置き換わっている。3対1マルチプレクサー15は第2図の列デコーダー11、12、および13と同じ様式で接続されているが、列デコーダー16に接続されているその出力に複数のビット26を備えている。この構成において、簡単な3対1マルチプレクサー15および単一の列デコーダー16により面積が節約されている。しかし、これにはRAMアレイ4、ROMアレイ5、およびEPROMアレイ6の各々からの語の大きさを等しくしなければならない。

第2図および第3図において、アレイあたりの ピットの数を等しくする必要はない。またアレイ あたりの語の数を等しくする必要もない。たとえ は、RAMアレイ4に200語があり、ROMア レイ5に100語しかないとすれば、複数の語線 9の下半分がRAMアレイ4だけに接続され、R OMアレイ5には接続されないことになる。一相 の行デコーダーだけしか必要としないからメモリ 信号がそれぞれ行デコーダー8および列デコーダ -11、12、および13により復号される。そ の結果、複数の語線9の一つが能動となり、RA Mセル1、ROMセル2、およびEPROMセル 21の各行が選択されることになる。同時に、列 デコーダーがRAMセル1、ROMセル2、また はEPROM21の一つから複数のビットを選択 する。列テコーダー11、12、および13は異 なる数のデコーダーセルを備えることができるか らRAMアレイ4、ROMアレイ5、またはEP ROMアレイ6に対して語の大きさを同じにする (語線あたりのピット数を同じにする) 必要はな い。RAMセル1、ROMセル2、およびEPR OMセル21は、幾つかの別の形式の記憶装置を 代りに使用することができるので、ここでは一例 として使用したものである。

複合メモリーアレイ14の別の偽造を第3図に示す。同等の偽造を示すのに第2図に使用した数を第3図に繰返してある。第3図における接続は第2図におけるものと同じであるが、3対1マル

ーアレイを組合わせることにより面積のかなりな節約が実現される。また冗長な電力母線の他に冗長な語線およびピット線の必要性も除かれることによっても面積が節約される。

複合複数記憶装置の構成はシリコンコンパイラ ーを使用することにより自動化することができる。 コンパイラーセルは、入力パラメーターがメモリ - セルの数、行および列の数、およびメモリーセ ルのxビッチおよびyビッチを含んでいる異なる メモリーアレイに対して規定することができる。 **最大のメモリーセルを有するメモリーアレイのy** ピッチが、很小限界となるので、最初に配置する。 別の各アレイに対する残りのメモリーセルを次に、 yピッチは同じであるがxピッチが可変であるよ うに配置する。次に、行デコーダーを整合ソピッ チおよび可変×ピッチを備えるように配置する。 次の段階ではXビッチが整合されることになる列 デコーダーをそのそれぞれのメモリーアレイのメ モリーセルに加える。母後にアレイおよびデコー ダーを普通の設計規則に従って配置し、相互に接

特閒平3-9549 (6)

続する。

一つのピッチ整合したシステムに組合せることができる多様な記憶装置が異なる記憶装置を一つの基板上に同時に実施する技術の能力のみによって制限されることを当業者は認めることができる。別の記憶装置には、たとえば、電気的消去可能割込み可能記憶装置(EEPROM)、想込み可能固定記憶装置(PROM)、および電気的書き換え可能固定記憶装置(EAROM)がある。(発明の効果)

これまで述べたことにより、異なる形式の記憶 装置、たとえば、ランダムアクセス記憶装置(R AM)、固定記憶装置(ROM)、電気的書込み 可能固定記憶装置(EPROM)、またはその幾 つかの組合せ、のピッチ整合したアレイを融合す る複合記憶装置が提供されたことが認められるは ずである。

4. 図面の簡単な説明

第1図は従来の節的RAMセルおよびROMセルのプロック図である。

第2図は本発明の一実施例のプロック図である。 第3図は本発明の他の実施例のプロック図であ

1 ······ R A M セル、 2 ······ R O M セル、
 3 ······ 部分記憶装置システム、
 1 4 ····· 複合メモリーアレイ

特許出願人 モトローラ・インコーポレーテッド 代 理 人 弁理士 大 貫 進 介 同 同 本 城 雅 例

